存内计算
Parent: ai_keywords
存内计算
核心定义
存内计算（In-Memory Computing, IMC）是一种打破传统冯·诺依曼瓶颈的计算范式，其核心思想是将数据存储与运算过程在物理空间上融合——直接利用存储器的物理状态（如电阻、电荷或磁化方向）执行逻辑或算术操作。通过消除处理器与存储器间的频繁数据搬运，存内计算能实现数个数量级的能效与延迟改善，特别适用于数据密集型任务。
关键技术点
-
基于新型非易失存储器的计算单元：利用RRAM、PCM或MRAM等器件的多阻态特性，在同一单元内完成存储与乘加操作。例如，在RRAM交叉阵列中，输入电压与电导值通过欧姆定律和基尔霍夫电流定律直接实现向量矩阵乘法，这是神经网络推理的核心计算。
-
模拟-数字混合信号处理：模拟域内利用物理定律进行并行计算，再通过高精度模数转换器将结果数字化。这种混合架构在保留大规模并行优势的同时，需克服工艺偏差与噪声导致的精度损失。
-
非冯·诺依曼编程模型与编译映射：设计专用指令集和编译工具链，将传统算法（如卷积、递归网络）拆解为可映射到存储阵列的子操作，并优化数据流以避免写干扰和老化问题。
-
容错与自适应校准技术：针对模拟计算中的非理想特性（如器件漂移、温度敏感），采用在线校准、冗余编码或迭代校正机制，保障长时运行的可靠性。
-
近存与存内融合架构：在芯片级将存内计算阵列与传统逻辑控制单元集成，形成存算一体的处理器，支持局部数据重用，进一步降低片内数据移动开销。
医学/神经科学应用场景
在首都医科大学神经病学团队的脑卒中后癫痫监测研究中，植入式皮层电图（ECoG）设备需持续记录神经电生理信号并实时检测发作前异常放电。存内计算芯片（如基于RRAM阵列的IMC处理器）可直接在传感器端完成高频信号的特征提取（如频谱能量、棘波率）与分类推理，无需将原始数据传输至云端。典型场景中，IMC方案将功耗降至传统微控制器的1/100以下（<10μW），信号处理延迟压缩至亚毫秒级，使得闭环刺激系统能在癫癇发作前10-20秒内触发抑制性电刺激。此外，在帕金森病深部脑刺激（DBS）中，IMC可实现高频局部场电位（LFP）的自适应滤波与β波能量实时解码，动态调整刺激参数，显著改善运动波动。该技术也为便携式脑卒中后康复脑机接口提供低功耗边缘AI算力支撑。
